(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-279295 (43)公開日 平成8年(1996)10月22日

(51) Int.Ci.6		識別記号	庁内整理番号	FΙ			技術表示箇所
G11C	16/06			G11C	17/00	309F	
G06F	12/16	3 1 0	7623-5B	G06F	12/16	3 1 0 A	
# H01L	27/10	491		H01L	27/10	491	

塞査請求 未請求 請求項の数16 OI. (全 20 頁)

		44 14 10 17	木明水 明水気の数10 OL (主 20 頁)
(21)出顯番号	特顧平780579	(71)出願人	000003078
			株式会社東芝
(22) 出顧日	平成7年(1995)4月5日		神奈川県川崎市幸区堀川町72番地
		(72)発明者	白 田 理一郎
			神奈川県川崎市幸区小向東芝町1 株式会
			社東芝研究開発センター内
		(72)発明者	丹 沢 徽
			神奈川県川崎市幸区小向東芝町 1 株式会
			社東芝研究開発センター内
		(72)発明者	金箱 和 範
			神奈川県川崎市幸区小向東芝町1 株式会
			社東芝多摩川工場内
		(74)代理人	
			最終頁に続く
			ACTURE S


(54) 【発明の名称】 不揮発性半導体記憶部を含む記憶システム

(57) 【要約】

【目的】 再書込み可能な不揮発性半導体配憶装置にお ける、メモリセルトランジスタの閾値変化による保持デ ータのエラーを防止する。

【構成】 書込み可能な不揮発性半導体記憶装置を含む 記憶システムにおいて、不揮発性半導体メモリのデータ の読出回数が基準値を越えた場合に保持データのエラー 訂正及び再書込みを行う。

【効果】 メモリセルトランジスタの閾値変化による保 持データの遷移が減少する。



【特許請求の範囲】

【請求項1】データの再書込み可能な不揮発性メモリセ ル群からなる1つ若しくは複数の記憶領域を有する情報 紀憶部と、

前記情報記憶部から読出されるデータのエラーを検出 し、読出データのエラーを訂正して出力する誤り検出訂 正回路と、

前記情報記憶部からのデータの読出しを計数する読出回 数カウンタと、

前記情報記憶部が保持するデータの再書込みを行うリフ 10 し、読出データのエラーを訂正して出力する誤り検出訂 レッシュ制御手段と、を備え、

前記リフレッシュ制御手段は、前記データの読出しの計 数値が読出基準値を超えると、前記情報記憶部から前記 計数の対象となった読出データを含む記憶領域に属する 全データを読出し、読出したデータを前記誤り検出訂正 回路を経由して前記記憶領域に再度書込む、

ことを特徴とする不揮発性半導体記憶部を含む記憶シス

【請求項2】データの再書込み可能な不揮発性メモリセ ル群からなる1つ若しくは複数の記憶領域を有する情報 20 全データを前記パッファメモリに読出し、読出したデー 紀倫部と.

前記情報記憶部から聴出されるデータのエラーを検出 し、読出データのエラーを訂正して出力する誤り検出訂 正回路と、

検出されたデータのエラーを計数する誤り個数カウンタ

前記情報記憶部が保持するデータの再書込みを行うリフ レッシュ制御手段と、を備え、

前記リフレッシュ制御手段は、前記データのエラーの計 数値がエラー基準値を超えると、前記情報記憶部から前 30 正回路と、 記エラー訂正の対象となった読出データを含む記憶領域 に属する全データを読出し、読出したデータを前記誤り 検出訂正回路を経由して前記記憶領域に再度書込む、

ことを特徴とする不揮発性半導体記憶部を含む記憶シス

【請求項3】データの再書込み可能な不揮発性メモリセ ル群からなる1つ若しくは複数の記憶領域を有する情報

前記情報記憶部から読出されるデータのエラーを検出

検出されたデータのエラーを計数する誤り個数カウンタ

前記情報記憶部からのデータの読出しを計数する読出回 数カウンタと、

前記情報記憶部が保持するデータの再書込みを行うリフ レッシュ制御手段と、を備え、

前記リフレッシュ制御手段は、前記データの読出の計数 値が読出基準値を超えかつ前記データのエラーの計数値 の対象となった読出データを含む記憶領域に属する全デ ータを読出し、読出したデータを前記誤り検出訂正回路 を経由して前記記憶領域に再度書込む、

ことを特徴とする不揮発性半導体記憶部を含む記憶シス

【請求項4】データの再書込み可能な不揮発性メモリセ ル群からなる1つ若しくは複数の記憶領域を有する情報 記憶部と,

前記情報記憶部から読出されるデータのエラーを検出

前記情報記憶部からのデータの読出しを計数する読出回 数カウンタと、

データを一時配憶するパッファメモリと、

前記情報記憶部が保持するデータの再書込みを行うリフ レッシュ制御手段と、を備え、

前記リフレッシュ制御手段は、前記データの読出しの計 数値が読出基準値を超えると、前記情報記憶部から前記 計数の対象となった読出データを含む記憶領域に属する 夕を前記誤り検出訂正回路を経由して前記記憶領域に再

ことを特徴とする不揮発性半導体記憶部を含む記憶シス

【請求項5】データの再書込み可能な不揮発性メモリセ ル群からなる1つ若しくは複数の配憶領域を有する情報

前記情報記憶部から読出されるデータのエラーを検出 し、読出データのエラーを訂正して出力する誤り検出訂

検出されたデータのエラーを計数する誤り個数カウンタ

データを一時記憶するパッファメモリと、

前記情報記憶部が保持するデータの再書込みを行うリフ レッシュ制御手段と、を備え、

前記リフレッシュ制御手段は、前記データのエラーの計 数値がエラー基準値を超えると、前記情報記憶部から前 記エラー訂正の対象となった読出データを含む記憶領域 に属する全データを前記パッファメモリに読出し、読出 し、読出データのエラーを訂正して出力する誤り検出訂 40 したデータを前紀誤り検出訂正回路を経由して前配記憶 領域に再度書込む、

ことを特徴とする不揮発性半導体配憶部を含む配憶シス

【請求項6】データの再書込み可能な不揮発性メモリセ ル群からなる1つ若しくは複数の記憶領域を有する情報

前記情報記憶部から読出されるデータのエラーを検出 し、読出データのエラーを訂正して出力する誤り検出訂 正同路と.

がエラー基準値を超えると、前配情報記憶部から各計数 50 検出されたデータのエラーを計数する誤り個数カウンタ

٤.

3 前記情報記憶部からのデータの読出しを計数する読出回 数カウンタと、

データを一時記憶するパッファメモリと、

前配情報配憶部が保持するデータの再書込みを行うリフ レッシュ制御手段と、を備え、

前記リフレッシュ制御手段は、前記データの読出の計数 値が読出基準値を超えかつ前記データのエラーの計数値 がエラー基準値を超えると、前記情報記憶部から各計数 の対象となった読出データを含む記憶領域に属する全デ 10 一夕を前記パッファメモリに読出し、読出したデータを 前記誤り検出訂正回路を経由して前記記憶領域に再度書 込む、

ことを特徴とする不揮発性半導体記憶部を含む記憶シス テム。

【請求項7】データの再書込み可能な不揮発性メモリセ ル群からなる1つ若しくは複数の記憶領域を有する情報 記憶部と、

前記情報記憶部からのデータの読出しを計数する読出回 数カウンタと、

データを一時記憶するパッファメモリと、

前記情報記憶部が保持するデータの再書込みを行うリフ レッシュ制御手段と、を備え、

前記リフレッシュ側側手段は、前記データの競出しの計 数値が読出基準値を超えると、前記情報記憶部から前記 計数の対象となった読出データを含む記憶領域に属する 全データを前記パッファメモリに読出し、読出したデー 夕を全データが読出された前記記憶領域若しくはこの記 億億域以外の別の記憶領域に再度書込む、

ことを特徴とする不揮発性半導体記憶部を含む記憶シス 30 テム。

【請求項8】データの再書込み可能な不揮発性メモリヤ ル群からなる1つ若しくは複数の記憶領域を有する情報 記憶部と、

前記情報記憶部から読出されるデータのエラーを検出 し、読出データのエラーを訂正して出力する誤り検出訂 正问路と、

前記情報記憶部が保持するデータの再書込みを行うリフ レッシュ制御手段と、を備え、

前記リフレッシュ制御手段は、記憶システムへの電源投 40 入若しくは電源遮断の際に、前記記憶領域から全データ を読出し、読出したデータを前記誤り検出訂正回路を経 由して前記記憶領域に再度書込む、

ことを特徴とする不揮発性半導体記憶部を含む記憶シス テム。

【請求項9】前記リフレッシュ制御手段は、記憶システ ムへの電源投入若しくは電源遮断の際に、前記情報記憶 部が保持するデータの再書込みを行う、

ことを特徴とする請求項1乃至7のいずれかに記載の不 揮発性半導体記憶部を含む記憶システム。

【請求項10】前記リフレッシュ制御手段は、前記情報 記憶部から各計数の対象となった読出データを含む記憶 領域に属する全データを統出し、統出したデータを、前 記誤り検出訂正回路を経由して、全データが読出された 前記記憶領域以外の別の記憶領域であるリフレッシュ用 に特定された記憶領域若しくは空き記憶領域に書込む、 ことを特徴とする請求項1乃至6のいずれか、又は請求

項8及び9のいずれかに記載の不揮発性半導体記憶部を 含む記憶システム。 【請求項11】前記統出回数カウンタが、前記メモリセ

ル群からなる記憶領域の1つ毎若しくは所定数毎に、該 記憶領域の区分に対応するようにして1つ若しくは所定 数設けられ、

前記リフレッシュ制御手段は、前記記憶領域の1つ毎若 しくは所定数毎に区分された記憶領域に属する全データ をデータの再書込み単位とする、

ことを特徴とする請求項1、3、4、6、7及び9のい ずれかに記載の不揮発性半導体記憶装置。

【請求項12】前記誤り個数カウンタの出力をエラー基 20 準値と比較する比較器が、前記メモリセル群からなる記 (憧憬城の1つ無若しくは所定数無に、該記憶領域の区分 に対応するようにして1つ若しくは所定数設けられ、

前記リフレッシュ制御手段は、前記記憶領域の1つ毎若 しくは所定数毎に区分された記憶領域に属する全データ をデータの再書込み単位とする、

ことを特徴とする請求項2、3、5及び6のいずれかに 記載の不揮発性半導体記憶装置。

【請求項13】前記リフレッシュ制御手段は、前記情報 記憶部が保持するデータの再書込みを行う契機を監視す る制御プログラムを立ち上げる際に、前回のデータのエ ラー計数値を今回のエラー比較の基準値として設定す る.

ことを特徴とする請求項2、3、5、6及び12のいず れかに記載の不揮発性半導体記憶装置。

【請求項14】前記號出回数カウンタ若しくは前記誤り 個数カウンタの各計数値は、前記情報記憶部の計数の対 象となったデータを保持する記憶領域内差しくは該計数 値を保持するために用意された記憶領域内に保存され る、

ことを特徴とする請求項11又は12に記載の不揮発性 半導体配憶部を含む記憶システム。

【請求項15】前記リフレッシュ制御手段は、データの 再書込みを行った記憶領域において読出データの誤り検 出を再度行い、この記憶領域において再度エラーが給出 されたときには、この配懐領域内の全データを他の記憶 個域に移す.

ことを特徴とする請求項10に記載の不揮発性半導体記 憶部を含む記憶システム。

【請求項16】前記読出基準値は、前配不揮発性メモリ 50 セル群の読出回数対誤りビット数の分布特性に基づいて 定められる、

5 ことを特徴とする請求項1、3、4、6及び7のいずれ かに記載の不揮発性半導体記憶部を含む記憶システム。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的に書替え可能な 不揮発性半導体記憶装置の改良に関し、特に、記憶デー タのリフレッシュ機能を備えることによって保持するデ ータの信頼性を向上した不揮発性半導体配憶装置に関す る。

[0002]

【従来の技術】世気的に書替可能な不揮発性の半導体配 愉装置として、例えば、図15及び図16に示すよう な、高集積化が可能なNAND型EEPROM(Electri cally Erasable PROM) が知られている。図15 (a) は、EEPROMの一列分のメモリセルのパター ンを示しており、図15 (b) は、その重気的な等価回 路を示している。同図において、SG1 及びSG2 は選 択線、CG1 ~CG8 はコントロールゲート線、BLは ビット線、S1 及びS2 は選択用トランジスタ、M1~ 20 M8 はメモリセルである。また、図16 (a) 及び図1 6 (b) は、夫々図15 (a) に示されている、A-A 方向、B-B 方向に沿った半導体装置の断面図を 概略的に示している。両図において、211は半導体基 板、212は素子分離の絶縁膜、213はチャネル部の 絶縁膜(トンネル酸化膜)、214はフローティングゲ ート、215はゲート間絶縁間膜、216はコントロー ルゲート、217は絶縁膜、218は金属ビット線(B L)、219はソース・ドレイン領域を形成するの高濃 度不純物領域、である。NAND型EEPROMは、図 30 15及び図16に示されるように、複数のメモリセルM 1~M8をそれらのソース、ドレイン219を隣接する もの同士で共有するようにして互いに直列に接続し、こ れを一単位としてビット線BLに接続するものである。

【0003】各メモリセルMは、通常、電荷蓄積層と制 御ゲート216が積層された、FETMOS構造を有す る。メモリセルアレイは、P型またはN型の基板211 に形成されたP型ウエル内に集積形成される。NAND セルのドレイン側は選択ゲートを介してビット線に接続 され、ソース側はやはり選択ゲートを介してソース線 40 (基準電位配線) に接続される。メモリセルの制御ゲー トは、行方向に連続的に接続されてワード線となる。こ のような、メモリセル列が複数列設けられて、図17に 示すような、EEPROMの実際のメモリセルアレイが 形成される。

【0004】次に、NAND型EEPROMの動作につ いて説明する。データの書込み及び読出しは、図17に 示されるように、ワード線 (CGi) を共有するメモリ セル毎に行われる。この単位はページと呼ばれている。

ート (例えば、SGi1, SGi2) の間にある全ワード線 (例えば、CGi01 ~ CGi16) を共存するメモリセル トランジスタ毎に行われる。この単位はプロックと呼ば れる。

【0005】データの書込みは、選択されたメモリセル トランジスタの制御ゲートに20 V程度の高電圧を印加 し、選択プロックの非選択メモリセルトランジスタの制 御ゲートと選択プロックのドレイン側選択ゲートに10 V程度の中間電圧を印加する。また、選択プロックのソ 10 一ス側選択ゲートと非選択プロックの選択ゲートに0 V を印加し、ピット線BLには書込みデータに応じて0V または8V程度の中間電圧を失々印加することによって 行われる。ビット線BLに印加された電圧は、選択され たメモリセルトランジスタのチャネルまで伝達され、0 Vが印加されたときはチャネルから浮遊ゲートに電子注 入が生じ、選択されたメモリセルトランジスタの閾値電 圧は正方向にシフトする。8Vが印加されたときは電子 注入が起こらず、メモリセルトランジスタの閾値電圧は 変化しない。

【0006】データの消去は、選択されたプロックの全 制御ゲートに0Vを、P型基板またはN型基板及びP型 ウエルと全選択ゲートと非選択プロックの全制御ゲート に20V程度の高電圧を夫々印加することによって行わ れる。ビット線及びソース線はフローティング状態にさ れる。これにより、選択されたプロックのすべてのメモ リセルトランジスタで浮遊ゲートの電子がチャネルに放 出され、関値電圧は負方向にシフトする。一方、非環状 プロックのメモリセルトランジスタの関値電圧の変動は 生じない.

【0007】読出しは、選択されたメモリセルトランジ スタの制御ゲートに0Vを、それ以外のメモリセルトラ ンジスタの制御ゲート及び選択ゲートに電源電圧を失々 印加して選択されたメモリセルトランジスタ以外のトラ ンジスタを導通させ、選択されたメモリセルトランジス 夕で電流が流れるか否かを検出することによって行われ る。

【0008】従来の不揮発性半導体記憶装置では、記録 データの高信頼性を図るために誤り検出訂正回路 (EC C) が備えられており、メモリから読み出されたデータ はECCによって誤りの訂正が行われている。

[0009]

【発明が解決しようとする課題】 しかしながら、上述し た動作説明から明らかであるように、NAND型EEP ROMでは、読出し動作時に非選択メモリセルトランジ スタは転送ゲートとして使用されるため、これら読み出 されない、非選択メモリセルトランジスタのゲート及び 電荷蓄積層間と、電荷蓄積層及びチャネル間とに印加さ れる電界によって、電荷蓄積層に蓄えられた信号電荷が ゲートまたはチャネル間に抜けてしまったり、反対に電 データの消去は、ドレイン側とソース側の2つの選択ゲ 50 荷蓄積層に電荷が注入されたりして、メモリセルトラン

ジスタが保持している信号データの反転(隣値の遷移) が起こり得る。

【0010】図2は、特定のアドレスのメモリセルのデ ータを読出し続けたときの、全メモリが保持するデータ 中に誤りビットが出現する状態を、統出回数対誤りビッ トの発生数のグラフで概略的に表している。この図か ら、誤り訂正が可能なエラー数が少ない状態であるうち に、これらのデータの読出しが行われるならば、ECC によって元の正しいデータに復元することが可能である ことが判る。しかしながら、特定のアドレスばかりがア 10 クセスされていると、メモリセルの同一プロック内でデ 一夕反転が重なっていき、ついには、ECCによる誤り 訂正が不可能となってしまう、ということも判る。

【0011】よって、本発明は、従来の不揮発性半導体 紀憶装置における、メモリから読み出されたデータはE CCによって誤りの訂正が行われているものの、読出さ れないメモリセルのデータには誤りが萎積されていき、 やがてECCによる訂正が不可能になってしまうとい う、不具合を解消することを目的とする。

[0012]

【課題を解決するための手段】上記目的を達成するため 本発明の不揮発性半導体記憶部を含む記憶システムは、 データの再書込み可能な不揮発性メモリセル群からなる 1 つ若しくは複数の記憶領域を有する情報記憶部と、上 記情報記憶部から読出されるデータのエラーを検出し、 読出データのエラーを訂正して出力する誤り検出訂正回 路と、上記情報記憶部からのデータの読出しを計数する 読出回数カウンタと、上記情報記憶部が保持するデータ の再書込みを行うリフレッシュ制御手段と、を備え、上 記リフレッシュ制御手段は、上記データの読出しの計数 30 値が読出基準値を超えると、上記情報記憶部から上記計 数の対象となった読出データを含む記憶領域に属する全 データを読出し、読出したデータを上記誤り検出訂正回 路を経由して上記記憶領域に再度書込む、ことを特徴と

【0013】また、本発明の不揮発性半導体記憶部を含 む記憶システムは、データの再書込み可能な不揮発性メ モリセル群からなる1つ若しくは複数の記憶領域を有す る情報記憶部と、上記情報記憶部から読出されるデータ のエラーを検出し、読出データのエラーを訂正して出力 40 する誤り検出訂正回路と、検出されたデータのエラーを 計数する誤り個数カウンタと、上記情報記憶部が保持す るデータの再書込みを行うリフレッシュ制御手段と、を 備え、上記リフレッシュ制御手段は、上記データのエラ 一の計数値がエラー基準値を超えると、上記情報記憶部 から上記エラー訂正の対象となった読出データを含む記 懺領域に属する全データを読出し、読出したデータを上 記誤り検出訂正回路を経由して上記記憶領域に再度書込 か、ことを特徴とする。

む記憶システムは、再書込み可能な不揮発性メモリセル 群からなる1つ若しくは複数の記憶領域を有する情報記 **憶部と、上記情報記憶部から読出されるデータのエラー** を輸出し、輸出データのエラーを訂正して出力する誤り 検出訂正回路と、検出されたデータのエラーを計数する 誤り個数カウンタと、上記情報記憶部からのデータの読 出しを計数する読出回数カウンタと、上記情報記憶部が 保持するデータの再書込みを行うリフレッシュ制御手段 と、を備え、上記リフレッシュ制御手段は、上記データ の読出の計数値が読出基準値を超えかつ上記データのエ ラーの計数値がエラー基準値を超えると、上記情報記憶 部から各計数の対象となった読出データを含む記憶領域 に属する全データを読出し、読出したデータを上記誤り 検出訂正回路を経由して上記記憶領域に再度書込む、こ とを特徴とする。

【0015】また、本発明の不揮発性半導体記憶部を含 お記憶システムは、データの再書込み可能な不揮発性メ モリセル群からなる1つ若しくは複数の記憶領域を有す る情報記憶部と、上記情報記憶部からのデータの読出し を計数する読出回数カウンタと、データを一時記憶する パッファメモリと、上記情報記憶部が保持するデータの 再書込みを行うリフレッシュ制御手段と、を備え、上記 リフレッシュ制御手段は、上記データの読出しの計数値 が読出基準値を超えると、上記情報記憶部から上記計数 の対象となった読出データを含む記憶領域に属する全デ ータを上記パッファメモリに誇出し、読出したデータを 全データが読出された上記記憶領域若しくはこの記憶領 域以外の別の記憶領域に再度書込む、ことを特徴とす る.

[0016]

【作用】本発明によれば、ECC補正が有効な時点で不 揮発性半導体装置に書込まれている全データあるいは部 分的なデータの書替え(リフレッシュ)を行うので、読 出されなかったデータを保持するメモリセルに、他のデ 一夕の読出しストレスによる誤りが発生していたときに でも、誤りの数はECC訂正可能な誤り数以下であるた め、正しいデータに修正されて再記録される。

【0017】また、他の本発明によれば、ECC補正を 必要としないエラー発生率の極めて少ない時点で、不揮 発性半導体装置に書込まれているデータのリフレッシュ を行う。

【0018】この結果、ECCの誤り訂正能力を越えて 発生する誤りの頻度を、実使用上問題とならない程度に まで減らすことが可能となる。

[0019]

【実施例】以下、本発明の実施例について図面を参照し て説明する。図1は、本発明の第1の実施例を示すプロ ック図である。同図において、1は、例えば、NAND 型EEPROMからなるメモリセルアレイ、2は指定さ 【0014】また、本発明の不揮発性半導体記憶部を含 50 れるワード線を駆動するワード線駆動回路、3は与えら

(6)

れたアドレス信号に対応するワード線の駆動をワード線 駆動回路2に指令するロウデコーダ、4は指示されたビ ット線を駆動する制御回路、5は与えられるアドレス信 号に対応するビット線の駆動を指令するカラムデコー ダ、6はアドレス信号を一時保持するアドレスパッフ ァ、7は入出力データを一時保持するデータ入出力パッ ファ、8はメモリに与えられるコマンドを一時保持する コマンド入出力パッファである。これ等の構成要素1~ 8 によって、情報記憶部である不揮発性半導体記憶装置 の本体部分10が構成される。

【0020】更に、11は読出データのエラーチェック 及びエラー訂正を行うECC(誤り検出訂正回路)であ る。ECC11には、例えば、リード・ソロモン (Reed -Solomon) 符号を用いたエラー訂正方式を用いることが 出来る。勿論、バリティチェックを含む他の種々のエラ 一訂正方式のものを使用することが可能である。ECC 11は、エラー訂正によって元のデータに復元するため の付加ビットや情報をデータに追加してメモリセルアレ イに記憶させる機能を有し、更に、エラー訂正を実行す るか否か等を判断するために、エラー数を計数する誤り 20 個数カウンタを備えている。12はCPUのメインメモ リやICメモリカード内でCPUと不揮発性メモリ間に 設けられるパッファメモリ、13はメモリセルアレイ1 からの読出回数を計数する読出回数カウンタ、16はデ ータ処理のためにEEPROMを制御する機能を備える コンピュータシステムのCPU、14はECC11及び CPU16相互間のデータを伝送するデータ線(データ バス)、15はコマンド入出力パッファ8及びCPU1 6間の制御信号を転送する制御線、17はCPU16か らアドレスパッファ6にアドレス信号を伝送するアドレ 30 ス線、18はECC11、パッファメモリ12及び読出 回数カウンタ13相互間を接続する信号線である。

【0021】なお、ECC11及びCPU16相互間の データ伝送は、図1に点線で示すように、バッファメモ リ12を介して行うようにすることが出来る。また、デ 一夕線14は、ECC11、パッファメモリ12、その 他の機能部分及びCPU16相互間を接続する共通デー タバスにより構成することが可能である。

【0022】CPU16は、コンピュータシステムにお いてデータ処理を行うCPUを用いることが出来るが、 データの記憶装置への書込み、読出しを制御するため に、専用化したCPU (制御装置) とすることも可能で ある。CPU16は、リフレッシュ制御手段を構成す

【0023】次に、記憶システムの動作について説明す る。CPU16は、通常、不揮発性メモリの本体部分1 0 に対して以下に述べる3つのモードの動作をする。 【0024】データの書込みは、CPU16から、デー 夕線14及びECC11を介してデータ入出力パッファ

から、書込みコマンドが制御線15を介してコマンド入 出力パッファ8に、書込アドレスがアドレス線17を介 してアドレスパッファ6に、夫々供給される。この結 果、メモリセルアレイ1内の指定アドレスに対応するメ モリセルに対してデータの書込みが行われる。

【0025】データの消去は、CPU16から消去コマ ンドが制御線15を介してコマンド入出力パッファ8に 供給され、また、アドレス信号がアドレス線17を介し てアドレスパッファ6に供給されることによって行わ 10 れ、アドレス指定されたメモリセルアレイ1内の該当す るメモリセルのデータがクリアされる。

【0026】データの読出は、CPU16から読出コマ ンドが制御線15を介してコマンド入出力パッファに供 給され、読出アドレスがアドレス線17を介してアドレ スパッファ6に与えられることによって行われる。メモ リセルアレイ1内の該当するアドレスのメモリセルから 読出されたデータは、ビット線制御回路4、データ入出 カバッファ7及びECC11を経てデータ線14に出力 され、CPU16に取込まれる。

【0027】次に、リードストレスによる保持データの 誤り (設定されたトランジスタの閾値変化) の防止及び エラー修正を行う、リフレッシュ動作について説明す る。

【0028】リフレッシュ動作に用いられる読出回数力 ウンタ13は、メモリセルアレイ1からの読出し回数を カウントする図示しないカウンタと、カウント値と図示 しないレジスタに設定された比較基準値とを比較する図 示しないコンパレータと、からなり、読出しのカウント 値が予め設定されたリフレッシュの基準値に等しいか若 しくは該基準値を超えるときに、リフレッシュ動作を起 動させる信号を出力する。読出の計数の仕方には、種々 の態様がある。例えば、上記のように、メモリ本体10 への読出命令が単純に積算される場合、メモリ本体10 への読出命令と指定アドレスを考慮して、メモリセルア レイ1内の各プロック毎にアクセスを分けて、各プロッ ク毎に読出しのアクセス数を計数する場合、メモリセル アレイ内の1つ若しくは複数のプロックであるクラスタ 毎に読出しを計数する場合、メモリセルアレイ1内の各 セル毎に読出しを計数する場合、これ等の読出回数の計 数態様を適宜に組合せる場合等である。要求される精 度、コスト等の見地から適当なものが選択される。第1 の実施例では、メモリ本体10への読出アクセスが積算 され、総読出回数(あるいは読出指令回数)がモニタさ れる.

【0029】コンピュータシステムの使用終了時の読出 回数カウンタ13内の読出カウント値は、例えば、図示 しない電源遮断のルーチンを実行するときに、退避すべ きパラメータデータと共にメモリセルアレイ1の所定位 置に記憶される。そして、次回のコンピュータシステム 7に書込むべきデータが供給される。また、CPU16 50 の起動時に、読出されてECC11を介して読出回数カ

ウンタ13に入力され、前回のリフレッシュからこれま での総読出回数が、今回のカウンタの初期値として設定 される。CPU16によってメモリセルアレイ1から続 出しが行われる度に読出回数カウンタ13の値は1ずつ 増えていく。総読出し回数が基準値に等しくなると、読 出回数カウンタ13はリフレッシュ指令を出力する。こ のリフレッシュ指令は、メモリ本体10のコマンド入出 カパッファ8に供給される。メモリ本体10は、リフレ ッシュ指令に応答してリフレッシュ動作を行う。このリ フレッシュ動作中は、外部からのデータの書込み及び外 10 部への読出しは出来ない。そこで、メモリ本体10は他 のコマンドを受け付けないことを示すビジー信号をコマ ンド入出力バッファ8から制御信号線15を介してCP U16に供給する。リフレッシュ動作では、メモリに書 込まれているデータを読出し、エラー訂正を行って再度 メモリに書込む。この処理によって、EEPROMのセ ルトランジスタ各々の閾値を再設定する。

【0030】まず、読出指令と一連のアドレスを順番に メモリ本体10に与える読出モードにより、リフレッシ ュの対象となった全メモリセルのデータは、メモリセル 20 アレイ1から、データ入出力パッファ7、ECC11を 介してパッファメモリ12に順次に読み込まれる。EC C11を通過する際にデータのエラー訂正が行われる。 その後、メモリセルアレイ1の全メモリセルの保持デー 夕は消去され、リセットされる。次に、書込み指令と一 連のアドレスを順番にメモリ本体10に与える書込みモ ードを行う。バッファメモリ12に保持された全データ はECC11及びデータ入出力パッファ7を介してメモ リセルアレイ1に再書込みされる。 上記リフレッシュ動 作においては、ECC11によってエラー訂正されるた 30 め、エラービットが少なければ、誤りのないデータが復 元されてメモリセルアレイ1に再書込みされる。全デー 夕の書込みが終了すると、リフレッシュ動作が終了した ことを示すレディー信号がコマンド入出カバッファ8か ら出力され、CPU16と読出回数カウンダ13に入力 される。この信号により読出回数カウンタ13の計数値 はリセットされ、総読出し回数は0にされる。

【0031】なお、コンピュータシステムあるいは記憶 システムの終了時直前には、前述したように、メモリヤ ル1に記憶されている前回の総読出し回数は、今回の読 40 出回数カウンタ13の総読出し回数に書替え(更新)ら ns.

【0032】図3は、本発明の第2の実施例を説明する プロック図である。同図において図1と対応する部分に は同一符号を付している。

【0033】この実施例が図1に示される第1の実施例 と相違する点は、メモリ本体10内に読出回数カウンタ 13を備え、更に、バッファメモリ12に相当する記憶 領域をメモリセルアレイ1内の一部の領域に確保するこ

る。このような、メモリ本体10を複数設ける構成であ れば、いわゆるメモリインタリープを採用する機成等に 容易に対応することが出来る。

【0034】なお、ECC11と複数のメモリ本体10 とをパス接続の他、マルチプレクサを介して接続するこ とが出来る。また、各メモリ本体10年にECC11及 びCPU16を設ける構成とすることも可能である。

【0035】本発明の第3の実施例であるメモリセルア レイのクラスタ毎にリフレッシュを行う場合のリフレッ シュ・アルゴリズムについて、図4に示すフローチャー トを参照して説明する。この例では、各クラスタ毎に読 出し回数が不揮発性メモリに記録される。クラスタはメ モリセルアレイのリフレッシュを行う単位であり、例え ば、メモリセルアレイ1内における1つ若しくは複数の プロックまたはチップが該当する。

【0036】まず、半導体記憶装置に電源が投入され、 図示しないパワーオンリセット回路が動作すると、図4 (a) に示されるように、その出力によって不揮発性メ モリ1に保持されている第1番目から第1番目のまでの 各クラスタについてのヵ個の総読出し回数の読出しが行 われる(S2)。第1番目のクラスタの総読出し回数Y iは、前回のリフレッシュからこれまでの総轄出し回数 を表しており、例えば、第1番目のクラスタ内の特定領 域に格納されている。読み出された各クラスタの総読出 し回数 Y 1 ~ Y n は、総読出し回数をカウントするカウ ンタ13の複数の計数用レジスタに夫々プリセットされ る(S4)。

【0037】次に、図4(b)に示すように、不揮発性 記憶装置からのデータの読出がモニタされる。クラスタ 1 へのデータの読出しを行う度に (S12)、カウンタ 13によってクラスタiの総読出しカウント数Yiを1 だけ増やし (S14)、総読出し回数 Yi が予め設定さ れた最大読出し回数 Y c になったかどうかを判定する (S16).

【0038】総読出し回数Yiが基準値Ycに等しいか これを超えると、リフレッシュ動作が行われる (S1 6)。リフレッシュ時には、記憶装置へのアクセス不可 を示すビジー信号 (フラグ) が設定され、CPU16に 出力される。その後、メモリセルアレイ1内のクラスタ iに属するプロック毎に、1ページ目から順番にECC に導入され、誤りがあったときには訂正済みのデータ を、また誤りがないときにはそのままのデータを、クラ スタと同じサイズのパッファメモリに順次に書込む (S 18)。 i 番目のクラスタの全データがバッファメモリ に書込まれたら、クラスタ1中の全プロックは強制的に 消去され(S20)、訂正済みのデータが再度同クラス タに書込まれる (S 2 2) 。総読出し回数 Y i は「0」 に書替えられ、i番目のクラスタに対応する読出回数カ ウンタはリセットされる (S24)。最後に、レディー とにより、外部のバッファメモリ12を不要にしてい 50 信号 (フラグ) が設定されて、ビジー信号はリセットさ

れ、リフトッシュ動作が終了する(S24)。
[0039] なお、ステップS18において、ブロック
内のデータをECCによる訂正を行わずに、パッファメ
モリに順次書込むようにすることが出来る。基準値Yc をエラー発生の確立の小さい値に設定すれば、単に、リ
フレッシュを発達すことになり、より簡使な回路構成で 保持データのレベル遷移が助止される。また、ステップ
S22において、データの書込みを行う癖に、別の空い
ているクラスタあるいはブロックに配修場所を変えて書
込むことが出来る。この場合には、例えば、コンピュー 10 タシステムのオイレーティングシステムによって、ある
いはメモリ本体のハードウェアに用達されたアドレス変 更機能により、プロックアドレスの修正を行な方。。

[0040]コンピュータシステムの装置電販を落とす 機件が行われて、パワーオフリセットコマンドが入力され、あるいはプログラム終了の機件が行われると、図4 (c) に示すように、シャットダウンルーチンが実行される。不郷発性メモリ1に書述まれているメモリの各クラスタについての総説出し回数71~7 nはカウンタの現在値に夫々更新され、保持される(S6)。

[0041] 本祭明の実施例におけるリフレッシュ動作を開始する基準となる基準数出回数との設定方法について図2を参照して説明する、特定アドレスのメモリデータを厳出し続けたときに、初めて1ビット割る統出し回数との場特値は、EEPROMの場合、約10万回で動数との場特値は、EEPROMの場合、約10万回で動とのよび、その十分の一の1万回に設定する。これにより、1ページ中の1ビット載りについて訂正能力を持つECCを用いても、ECCの減り訂正能力を超大で発生する誤り、即ち、2ビット以上の誤りの頻度を、実使用上間関のとならない程度に減合すことができる。効能、ECCのエラービット可正能力をより高いものを用いることによって、リフレッシュ基準値を大きく設定することが可能である。

[0042] 逆に、基準統計し回数Ycをエラー発生の 確率の十分に低い値に設定すれば、ECCを特たないシ ステムであっても、エラーの発生する前にリフレッシュ を行ってピットの誤り発生を未然に防止することが可能 となる。

【0043】図5は、本発明の第4の実施例の構成を示 40 すプロック図である。同図において、図1と対応する部 分には同一符号を付し、かかる部分の説明は省略する。

定の時間を要するため、コンピュータシステムの作楽内 容によってはプロセスの実行待ちを減らしたい場合があ ス

【0045】そこで、この実施例では、総読出し回数Y 1が基準値Ycに等しくなったときに、更に、第1番ク ラスタ中のデータに誤りがあるとき、あるいは誤り個数 Eiが予め設定された誤り許容値Ecを減えたときに、 リフレッシュ動作を行うようにしている。総読出し回数 Y i が基準値Y c に等しくなると、読出回数カウンタ 1 3はメモリ本体10に対して第1番クラスタの全データ を読み出すよう信号を出す。これらのデータは順次、E CC11を介してパッファメモリ12に読み込まれる。 全データが出力されると同時にシンドローム計算は終了 する。この結果は、誤り個数比較器101に入力され、 予め設定された誤り個数許容値と比較される。誤り個数 が基準値より小さければ、読出回数カウンタ13をリセ ットするのみにして、データに対するリフレッシュ動作 は行われない。誤り個数が基準値に等しいかまたはそれ より大きければ、リフレッシュが実行される。すなわ 20 ち、徳出回数カウンタ13をリセットするとともに、第 i番クラスタの全メモリセルの内容はバッファメモリ1 2内に退避される。該クラスタ内の全メモリセルのデー タはリセットされた後、ECC11によってエラー訂正 されたデータがメモリセルアレイ1に再書込みされる。 【0046】 このようにして、クラスタiの総読出し回 数Yiが基準値Ycに等しいかこれを超えた場合でも、 第1番クラスタ中のデータ誤り個数Eiが予め設定され た誤り許容値Ecより小さいときにはECCによって元 のデータが復元可能であり、データに対するリフレッシ ュ動作は行われないので、データ消去及び再書込みが省 略できる。

【0047】図6は、上記第4の実施例に関わる不揮発性半導体配憶装置のリフレッシュ・アルゴリズムを示すフローチャートである。

[0048] 図4(a)に示されるように、電気が収入 されると、自動的に全クラスタの前回のリフレッシュからこれまでの総談出し回数Y1が設出され(S2)、総 該出し回数をカウントするカウンクにプリセットされる (S4)。その後、CPU16は不得死性半導体記憶装 置10からのデータの設出をモニタする。データの読出 しが行われると(S12)、カウンタによって総談出し 数Y1が子め設定された基準能出し回数Ycになったか どうかを判定する(S16)。総設出し回数Yが基準 値Ycに等しくなると、全データが認み出され、ECC 11を介してパッファメモリ12に記憶される(S18)。これらのデータ中の誤りがECC1によって削数 正され、ECC11内の誤りがECC1によって削数 E1が計数される。誤り個数E1は誤り個数比を認

9)。なお、後述の実施例図8(a)において説明する ように、許容値Ecを適宜変更することが出来る。誤り 個数Eiが許容値Ecを越えているときは、i番目のク ラスタ中の全プロックは消去され(S20)、エラー訂 正済みのデータが再度同クラスタに書込まれ、データの リフレッシュが行われる(S22)。その後、クラスタ iについての総読出し回数Yiは「0:に書替えられ、 リセットされる(S24)。一方、誤り個数が許容値を 越えていなかった場合には(S19)、データの消去及 び再書込み (S20. S22) は行われず、総読出し回 10 ック102eに記憶しておき、これを誤り個数比較器1 数Yiは0に書替えられリセットされる(S24)。

【0049】 このような、モニタルーチン (S12~S 24) が繰返し、実行されることによって、クラスタ i ~nの書込みデータがリフレッシュされる。

【0050】装置の電源を落とす操作やプログラム終了 の操作が行われると、図4 (c) に示されるシャットダ ウンルーチンが実行される。CPU13は不揮発メモリ 内の各クラスタの総読出し回数Yiを失々のクラスタに ついてのカウンタの現在値に更新し、データを保持させ る(S6)。

【0051】図7は、本発明の第5の実施例の構成を示 すプロック図であり、特に、メモリセルアレイ1、その 中の1つ又は複数のデータ用プロックからなる複数のク ラスタ102a~102c (実施例では、説明の便宜上 3つであるが、任意数設けられる)、センスアンプ兼ラ ッチ回路付きビット線制御回路103、ECC11、読 出回数カウンタ13、誤り個数比較器101を取り出し て示している。

【0052】 このうち、メモリセルアレイ1は、複数の クラスタ102a~102cに加えて、一時記憶用プロ 30 ック102d及び読出回数誤り個数格納用プロック10 2 eを備えている。また、読出回数カウンタ13は、ク ラスタ102a~102cの数に対応した数の複数の力 ウンタR1~R3を持つ。加算演算を別途の部分(例え ば、CPU16やECC11の演算部) で行う場合に は、カウンタR1~R3は加算値を保持するレジスタで あり得る。誤り個数比較器101も、クラスタ102a ~102cの数に対応した数の複数の誤り比較器C1~ C3を持つ。

【0053】 この実施例では、これまでの複数のクラス 40 タの各々についての、総読出し回数Yiと、前回書込み または消去した際に生じた誤り個数Eiとが、クラスタ アドレスiに対応付けられて回数誤り個数格納用プロッ ク102e内に全クラスタ分格納されており、それ等の データが回数誤り個数格納用プロック102eから読み 出さる。また、複数のクラスタ102a~102c内に 各クラスタの総読出し回数Yiと誤り個数Eiとを格納 し、各クラスタ内からそのクラスタiについての総読出 し回数Yiと誤り個数Eiとを読出すようにすることが 出来る。

【0054】これ等の総読出し回数Yiと誤り個数Ei のデータは、ECC11を介して夫々読出回数カウンタ 13と誤り個数比較器101に入力される。読出された 総読出し回数 Y i は読出回数カウンタR 1 ~ R 3 のうち 読出したクラスタiに対応するものにプリセットされ る。また、読出された誤り個数Eiは、誤り個数比較器 C1~C3のうち読出したクラスタiに対応するものに 比較基準値Eciとしてセットされる。なお、予め一定 値を比較基準値Ecとして読出回数誤り個数格納用プロ 01にセットすることが出来る。この場合には、誤り個 数比較器をクラスタ数と同数設ける必要はなく、1つで 済む。

16

【0055】読出回数カウンタ13の各クラスタのカウ ント値は各クラスタについて読出しが行われる度に、ま た、誤り個数比較器101の比較基準値Ecは書込み、 または、消去後の誤り個数チェックが行われる度に夫々 更新される。このようにすることによって、読出ストレ スによるデータの誤りが発生したかどうかを、誤り個数 20 Eiと比較基準値Eciとを比較することによって判定 できる。総読出し回数Yiが基準値Ycに等しくなり、 更に、第i番目のクラスタ中のデータに誤り個数Eiが 誤り許容値Eciを越えたときに、リフレッシュ動作を 行うようになされている。

【0056】対象のクラスタを、例えば、クラスタ10 2 b とすると、クラスタ102 b 内のデータは1ページ 毎にセンスアンプ兼ラッチ回路付きビット線制御回路1 03に読み出され、ECC11を介して誤り訂正され る。更に、訂正されたデータは一時記憶用クラスタ10 2 dに1ページずつ書込まれる。このようにして、クラ スタ102b内の全データはエラー訂正されて一時記憶 用クラスタ102dに格納される。その後、クラスタ1 02 bは消去され、一時記憶用クラスタ102 dのデー タがクラスタ102bにコピーされる。更に、その後、 一時記憶用クラスタ102dは消去される。ここで、一 時記憶用クラスタ102dとしては、リフレッシュのた めの専用プロックとして固定されていてもよいし、ある いは空いたクラスタを活用することにしてもよい。ただ し、後者の場合には、データの移動に伴ったブロックア ドレスの変更が必要になる。更に、最後の一時記憶用ク ラスタ102dの消去は直ちに実行する必要はなく、時 間節約のためCPU16の空き時間に行ってもよい。

【0057】図8及び図9は、上記実施例に関わる不揮 発性半導体記憶装置のリフレッシュ・アルゴリズムを示 すフローチャートである。

【0058】装置に電源が投入され、あるいはオペレー ティングシステムやアプリケーションプログラム等によ って初期化ルーチンの実行が指令されると、図8 (a) に示される初期化ルーチンが実行される。 【0059】不揮発性メモリの全クラスタ1~nについ 17

て、前回のリフレッシュからこれまでの総読出し回数Y iと前回書込みまたは消去した際に生じた誤り個数Ei が読み出される (S3)。前述したように、読出し回数 誤り個数格納用プロック102eにクラスタiについて の総読出し回数Yi及び誤り個数Eiを予め記録してお くことが出来る。また、各クラスタについてのデータ用 プロック102a~102c内に、各クラスタの総読出 し回数Yi及び誤り個数Eiを予め記憶しておくことも できる。読出された各クラスタについての総読出し回数 Yiは、総読出し回数をカウントするカウンタ13のク 10 ラスタ毎のカウンタにプリセットされる。糖出された各 クラスタの誤り個数Eiは、クラスタiに対応する誤り 個数比較器にエラー基準値Eciとしてセットされる (S5)。前回の誤り個数E1を今回のエラー基準値と することによって、前回に比べて今回のエラーが増加し たことを判別することが出来る。

【0060】その後、図9に示される読出回数モニタル ーチンが実行される。CPU16は、データの読出しが 行われる度に、カウンタによって総読出しカウント数を 1増やし (S34)、総読出し回数 Yi が予め設定され 20 た最大読出し回数Ycになったかどうかを判定する(S 36)。総総出し回数Yiが基準値Ycに等しくなる と、i番目のクラスタの全データが読み出され(S3 8)、ECC11によって誤りが訂正されて (S4) (S42)。 れらのデータの誤り個数Eiは許容値Ecに比較される (S44)。脚り個数Eiが許容値Ecを継ぎていた ら、クラスタ中の全プロックは消去され (S 4 6) 、一 時記憶用クラスタに格納されている訂正済みのデータが 第 i 番目のクラスタにコピーされる (S48)。その 30 後、一時記憶用クラスタ内のデータは消去される (S5 0)。総読出し回数Yiは「0」に書替えられ、リセッ トされる (S 5 2) a

【0061】一方、誤り個数が許容値を越えていなかっ た場合には(S44)、データの消去及び再書込みは行 われず、総統出し回数 Yiは「0」に書替えられ、リセ ットされる(S52)。

【0062】書込みまたは消去後には(S32)、書込 みまたは消去されたデータをECC11を介して読出 し、誤り個数のチェックが行われる(S62)。誤り個 数比較器101にセットされている誤り個数の基準値が 更新される(S64)。

【0063】 このような処理 (S32~S64) がクラ スタ1~nについて繰返し、行われる。装置の電源を落 す操作やプログラム終了の指令が発令されると、図8 (b) に示されるシャットダウンルーチンが実行され る。CPU16は、電源が落ち切る前に、不揮発性メモ リ内に記憶されている、各クラスタについての総読出し 回数Yi及び誤り個数Eiを、データ用クラスタ102

18 ク102e内に記録し、総読出し回数Yiを現在のカウ ンタ13の値に、誤り個数Eiを誤り個数比較器の被比 較数として現在保持されている値に夫々更新する (S 7) .

【0064】前述したように、誤り個数Eiがエラー基 準値Eciとしてセットされる場合(S5)には、誤り 個数Eiは、ECCのエラー訂正能力 (例えば、3 ビッ ト)を超えないようにする。

【0065】図10は、本発明の第6の実施例を示すプ ロック図である。同図において図1と対応する部分には 同一符号を付し、かかる部分の説明は省略する。また、 図11は、この実施例のリフレッシュ・アルゴリズムを 示すフローチャートである。

【0066】本実施例では、電源を投入する度にリフレ ッシュを行うことにより、読出回数カウンタ13を不要 とし、これに伴う操作、例えば、電源を落とす前に総験 出し回数 Y i 等を予め書替える(保存する)操作等をな くすことができる。また、メモリ本体10にパリティチ エッカ200を備えることによって、メモリ本体の外部 にデータを出力することなく、書込みデータや読出デー タの誤りの有無を確認することができる。更に、データ 書替え時に誤りの有無をチェックして誤りが生じた場合 にデータ再書込み先を空きクラスタとしているため、書 替え時の誤りを可及的に減らすことが可能となる。

【0067】まず、電源が投入されると図11に示され るプログラムが自動的に起動する。これは、IPL(イ ニシャルプログラムローダ) やオペレーティングシステ ムの機能によって実現可能である。1値番目のクラスタ から、例えば、ページ単位で順にデータを読出し(S7 2)、パリティチェッカ200によって読出したデータ の誤りの有無が確認される(S74)。誤りが発生した と判断されると (S 7 6) 、データの読出しは中止され る。エラーデータが属するクラスタ i 内の全データは、 メモリ本体10の外部に備えられたECC11に輸出さ れ、エラー訂正が実行された後、パッファメモリ12に 格納される(S78)。なお、メモリ本体10は図3に 示すように複数備えることが出来る。

【0068】その後、そのクラスタi内の全プロックの データは消去され(S80)、訂正されたデータがパッ ファメモリ12から転送されて再書込みされる(S8 クラスタiからこの再書込みデータを読出し、バ リティチェッカ200によって読出したデータの誤りの 有無が確認される (S 8 4)。誤りがあった場合には (S86)、アドレスをメモリ本体10の空きクラスタ や予備用のクラスタに変更して(S88)再度データを 書込む (S 8 2)。 ここで、再書込みされるデータはパ ッファメモリ12から得られる。この操作は、再書込み データに誤りがないことが確認されるまで続けられる (S82~S86)。もし、メモリに再書込みを行う空 $a \sim 102$ c 内あるいは読出回数誤り個数格納用プロッ 50 きがない場合には、S 8 8 において、メモリエラーを表

すコードをCPU16に出力し、必要により、CPU1 6に割込処理を行わせて、エラー対策とする。このよう にして、クラスタ1からクラスタnまで、全メモリデー タのリフレッシュが終了した後(S90~S92)、初 めて、CPU16はメモリ本体10にアクセスできるよ うになる。

【0069】この実施例で開示した、エラーチェックを 行ったクラスタとは別のクラスタにデータの書込みを行 う技術SA(ステップS78~S88)は、障害の生じ ロックを使用するという、重要な技術であり、先述した 実施例、例えば、図4(b)、図6、図9に示される実 施例に組込むことが出来る。なお、上記アルゴリズムで は、電源投入を契機としているが、これを電源遮断の指 令を受けたときに実行するように出来る。

【0070】図12に示される実施例は、記憶場所を別 の場所に変更する技術SAのルーチンへの適用例を示す ものであり、電源源投入から電源オフまでの動作中にお いて、総読出回数Yiが設定基準Ycになったとき、リ フレッシュ動作を開始する。また、エラー検出をECC 20 11に替えてメモリ本体のパリティチェッカ200によ り行っている。

【0071】メモリにアクセスがなされ、クラスタiか ら読出しが行われると(S104)、クラスタiについ ての総練出し回数Y I は練出回数カウンタ13によっ て、1ずつ増えていく (S106)。総読出し回数Yi が基準値Ycを超えない場合には、ルーチンから退出 し、基準値Ycを超えると(S108)、クラスタ1の データに対してパリティチェックが行われ (S11) エラーが発生したかどうかを判別する(S11) 2) 。エラーが発生すると、第1番目のクラスタを対象 にリフレッシュ動作が実行される(S114)。 ここで は、図11に示されるSAと同様に、クラスタ1におい て再書込みエラーが生ずると、別の空きクラスタに書込 みが行われる。再書込みが終了すると、データのリフレ ッシュに対応して新たに新たに読出数を計数するべく、 藤出回数カウンタ13がリセットされる(S116)。

【0072】図13は、電源投入時あるいは電源遮断時 における不揮発性半導体メモリの他のリフレッシュの例 を示している。まず、電源の投入あるいは遮断が指令さ 40 れると、図13に示されるプログラムが自動的に起動す る。これは、TPL (イニシャルプログラムローダ) や オペレーティングシステムの機能によって実現可能であ る。1番目のクラスタから、例えば、ベージ単位で順に データを読出し (S122)、ECC11によって読出 したデータの誤りの有無が検出され、クラスタiにおい て解り数EiがECCの繰り個数カウンタによって計数 される (S124)。誤りの数Eiがエラー基準数Ec を超えると、(S126)、ステップS20、S22と

内の全データは、メモリ本体10の外部に備えられたE CC11に読出され、エラー訂正が実行された後、バッ ファメモリ12に格納される。クラスタiの全データは 消去され、エラー訂正されたデータがバッファメモリ1 2から、カラスタiに再書込される(S128)。な お、前述した図11のSAに示す、クラスターとは別の 空きクラスタに書込む技術を適用できる。

【0073】 ステップS128終了後、あるいはエラー 数Eiが基準に満たない場合(S126)、クラスタが たデータブロックの使用をやめ、不具合のないデータブ 10 最終アドレスかどうか、判別する(S130)。最終ア ドレスでない場合は、次のクラスタをアドレスして(S 132) 、エラー検出、リフレッシュ (ステップS12 4~8128) を繰返す。

[0074] なお、ステップS126において、「Yi =Yc?| とし、図12のステップS116のように読 出回数カウンタリセットを適宜に挿入することによっ て、電源投入時あるいは電源遮断時に、図4 (b) に示 すような読出数に基づくリフレッシュを行うことが出来

【0075】図14は、電源投入時あるいは電源遮断時 における不揮発性半導体メモリの更に他のリフレッシュ の例を示している。まず、重複の投入あるいは遮断が指 令されると、図14に示されるプログラムが自動的に起 動する。これは、IPL(イニシャルプログラムロー ダ) やオペレーティングシステムの機能によって実現可 能である。

【0076】まず、電源が投入されると、自動的に全ク ラスタの前回のリフレッシュからこれまでの総読出し回 数YIが続出され、総統出し回数をカウントするカウン 30 タにプリセットされる。1番目のクラスタが指定され (S142)、所定場所に記憶されている読出回数Y1 が基準値Ycを招えるかどうかが比較される(S14 4) 。超えない場合には、最終のクラスタかどうかが判 別され(Sそ156)、最終のクラスタでない場合、次 のクラスタが指定される (S158)。

【0077】 i 番目のクラスタの読出回数Y i が基準値 Y c を超えると (S 1 4 8) 、 クラスタ i の全データが 読み出され、ECC11を介してパッファメモリ12に 記憶される (S146)。これらのデータ中の誤りがE CC11によって判定され、ECC11内の誤り個数力 ウンタによってエラー個数Eiが計数される。誤り個数 Eiは誤り個数比較器101に予め設定されている許容 値Ecと比較される (S148)。前述したように、許 容値Ecを固定値にあるいは前回のEi等に適宜変更す ることが出来る。誤り個数Eiが許容値Ecを越えてい るときは、i番目のクラスタ中の全プロックは消去され (S150)、エラー訂正済みのデータが再度同クラス 夕に書込まれ、データのリフレッシュが行われる(S1 52)。その後、クラスタiについての総読出し回数Y 同様に、クラスタIのリフレッシュを行う。クラスタi 50 iは「0」に書替えられ、読出回数カウンタはリセット

される(S154)。一方、誤り個数が許容値を越えて いなかった場合には(S148)、データの消去及び再 審込み(S150,S152)は行われず、総統出し回 数Yiはのに書替えられりセットされる(S154)。

- 【0078】 このような、ルーチン (S144~S158) が繰返し、実行されることによって、クラスタ1~nの書込みデータがリフレッシュされる。
- [0079] このようにして、電源投入直後あるいは電 振遮断直前に不揮発性メモリ本体の全てのデータの誤り チェックが行われ、誤り個数が許容値を超えたクラスタ 10 の全データが競出されて、リフレッシュされる。
- [0080] 上遠した各実施例における特徴部分や要素 を更に観合わせで別のリフトッシュのルーチンを形成す ることが出来る。図示された、メモリ本体10と、EC C11~CPU16とを同一チップ上に形成することが 可能である。例えば、不揮発性メモリを内蔵する1チッ プマイクロコンピュータとして形成することが可能であ ス
- 【0081】 東大、メモリ本体 10と ECC 11~CP U16とを例々のチップ上に形成し、マルチチップモジ 20 ユールによって17つのパッケージに収めることが可能である。 勿論、メモリ本体 10と、 ECC 11~CP U16と を配線基板上にモジュール化して構成することが出来る。

[0082]また、実施例では、電源の投入を契機にして説出回数モニタル・デン等のリフレッシュサブルーチンを実行したが、これに限られるものではない。例えば、電源の建断の指令を受けた場合や、コンピュータシステムのオペレーティングシステムからの指令によって、あるいはアプリケーションプログラムからのサブル 30ーチンコール (あるいは関数呼出し)によって適宜に不揮発性メモリのリフレッシュを実行することが可能であ

【0083】このように、本発明の実施例によれば以下 のような効果を得ることが出来る。

【0084】第1に、電源を格としても前回までの総就 出し回数をカウントすることができるので、最大読出し 回数になったら正しいデータに書替えることができる。

[0085]第2に、不揮発性メモり本体内に一時記憶 専用のメモリ領域、あるいは空きメモリ領域、あるいは 40 パッファメモリに訂正データを一時記憶できるため、も とのデータを将去して再審込みを行える。

[0086] 第3に、誤り個数比較器を用いることによって、リフトッシュ動作に誤り個数の条件、即ち誤り個数が変にされた許容値以上かどうかという条件を加えられるため、誤り個数が基準値より少ない場合に不必要となるリフレッシュ動作が行われないようにできる。

の個数がECC訂正可能な誤り数以下であるうちに正し いデータにリフレッシュできる。この結果、誤り訂正能 力を越えて発生する誤りの頻度を、実使用上問題となら ない程度に減らすことができる。

【0088】第5に、総読出し回数や誤り個数を専用の クラスタに記憶するようにすることによって、これらの 数の更新を一度のアクセスによって行い得る。

[0089]第6に、誤り翻数の基準値をデータ書替え の際に生じた誤り翻数に等しくすることによって、誤り 翻数を読出しによる誤りの数と書替えによる誤りの数に 分けることができるため、読出しによる誤りが発生した ときにリフレッシュできる。

[0090] 第7に、リフレッシュ時に誤りが許容敷以 たとなるまでクラスタアドレスを空きクラスタに変えて いくことによって、書込みに失敗したクラスタの消去を 空き時間に行えるようになり、また、リフレッシュの条 作となる誤り個数比較のための基準値を固定できるため 誤り個数基準値の説出しや更新の必要をなくせる。

【0091】第8に、電源投入時または遮断時に必ずり プレッシュ動作を行うようにすることによって、読出し 回数をメモリ本体内に格納する必要をなくすことができ る。

[0092]

「発明の効果」以上述べたように本な明によれば、従来 保持データのリフレッシュは行われていない。 審核之可 能な不算発性メモリにおいて、メモリセルトランジスタ の関値変化による保持データの状態類等によってエラー が生じる前に再書込(リフレッシュ)し、あるいはエラー訂正可能なエラーの発生範囲内で、保持データを正し いデータと復元した後再審込みを行うので、陸肘回数に 影響されないで、正しいデータを保持し続けることが可 能な不算死性半導体メモリシステムが得られる。

【図面の簡単な説明】

- 【図1】本発明の実施例を示すプロック図である。 【図2】 統出回数と誤りピットの発生数との関係を説明 するグラフである。
- 【図3】本発明の他の実施例を示すプロック図である。 【図4】図4 (a) は、実施例における初期化ルーチン
- を説明するフローチャートである。図4 (b) は、実施 例のリフレッシュ動作を説明するフローチャートであ る。図4 (c) は、実施例におけるシャットダウンルー チンを説明するフローチャートである。
- 【図5】本発明の他の実施例を示すプロック図である。 【図6】実施例のリフレッシュ動作を説明するフローチャートである。
- 【図7】本発明の他の実施例を示すブロック図である。 【図8】図8 (a) は、図7に示す実施例における初期 化ルーチンを説明するフローチャートである。図8 (b) は、図7に示す実施例におけるシャットダウンル

92

【図9】図9は、図7に示す実施例のリフレッシュ動作 を説明するフローチャートである。

【図10】本発明の他の実施例を示すプロック図である。

【図11】図10に示す実施例の電源投入後のリフレッシュ動作を説明するフローチャートである。

【図12】図10に示す実施例の読出回数に基づくリフ

レッシュ動作を説明するフローチャートである。 【図13】図10に示す実施例の重源投入後の他のリフ

レッシュ動作を説明するフローチャートである。 【図14】電源投入後の更に他の実施例を説明するフロ

ーチャートである。 【図15】従来の不揮発性半導体メモリの構成を説明す

る説明図である。 【図16】従来の不揮発性半導体メモリの構成を説明す

る断面図である。 【図17】 従来の不揮発性半導体メモリのメモリセルア

【図17】 使来の个揮発性干等体メモリのメモリでルン レイ構成を説明する説明図である。 【符号の説明】

メモリセルアレイ
 ワード線駆動回路

3 ロウデコーダ

4 ピット線制御回路

5 カラムデコーダ

6 アドレスパッファ

7 データ入出カバッファ

8 コマンド入出力パッファ

10 10 メモリ本体

11 エラー検出訂正 (ECC) 回路


12 パッファメモリ


13 読出回数カウンタ

14 データ線


15 制御線 16 CPU

17 アドレス線







[図9]




[図10]


【図16】








[図13]




[図11]


(18)



[図12]



[図14]



フロントページの続き

(72)発明者 百 冨 正 樹

神奈川県川崎市幸区小向東芝町1 株式会

社東芝多摩川工場内

DIALOG(R) File 351:Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

011031221 **Image available**
WPI Acc No: 1997-009145/199701

XRPX Acc No: N97-008349

Memory system containing non volatile semiconductor memory e.g. NAND type EBPROM - in which read data is again written into memory area by error detection correction circuit

Patent Assignee: TOSHIBA KK (TOKE)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 8279295 A 19961022 JP 9580579 A 19950405 199701 B
JP 3176019 B2 20010611 JP 9580579 A 19950405 200135

Priority Applications (No Type Date): JP 9580579 A 19950405 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes JP 8279295 A 20 G11C-016/06

JP 3176019 B2 20 G11C-016/02 Previous Publ. patent JP 8279295

Abstract (Basic): JP 8279295 A

The memory system includes an information memory provided in the form of a memory cell array (1). The array contains memory cell groups in which data re-write operation is possible. Error during data read operation from the memory, is detected. An error detection/connection circuit (11) connects and output any error in read data.

A counter (13) computes the data read out frequency. A refresh control part performs data re-write operation, on the contents of the information memory. When the data read out frequency exceeds a reference value, error correction of stored data and data rewrite operations are carried out. The read data is again written into the memory area, through the error detection connection circuit. ADVANTAGE - Improves data reliability and consistency. Prevents

error generation due to variation in threshold value. Suppresses data transition.

Dwg.1/17

Title Terms: MEMORY; SYSTEM; CONTAIN; NON; VOLATILE; SEMICONDUCTOR; MEMORY; NAND; TYPE; EBPROM; READ; DATA; WRITING; MEMORY; AREA; ERROR; DETECT; CORRECT; CIRCUIT Derwent Class: T01; U13; U14

International Patent Class (Main): G11C-016/02; G11C-016/06
International Patent Class (Additional): G06F-012/16; H01L-027/10
File Segment: EPI